（原标题：一种新式RISC-V架构，引颈边际AI）
如若您但愿不错往往碰面，接待标星储藏哦~
起原：本色由半导体行业不雅察（ID：icbank）编译自allaboutcircuits，谢谢。
Red Semiconductor 文书推出适用于 RISC-V 的多功能内在结构化筹算 (VISC) 架构。VISC 是 RISC-V IP 的膨大，可加快复杂算法并添加并行贬责以转变边际筹算中的 AI 操作。
Red Semiconductor首席实行官詹姆斯·刘易斯。
RISC-V 的高大价值点之一是圭臬内可能的定制量。Red Semiconductor 期骗这少许开采了可授权的高性能架构。VISC 提醒集架构 (ISA) 为开源 RISC-V 添加了边际 AI、自主性和加密功能。该代码针对 FPGA 和 ASIC SoC 进行了优化。
什么是 VISC？
VISC是内置于 RISC-V 贬责器芯片内的矢量贬责引擎。它发源于开源 Libre-SOC。Libra-SOC 旨在将复杂的算法（凡俗为 GPU 保留）引入微罢休器和基于 CPU 的微型建设。Red Semiconductor 在 Libra-SOC 和开源 CPU RISC-V 架构上构建了 VISC。末端是一个与 RISC-V 兼容并具有矢量 AI 贬责膨大的 CPU 内核。
Red Semiconductor 宣称，与其他微型系统/高筹算需求贬责建设比较，VISC 的性能更高，功耗更低。它通过使用硬件元件将算法解构为针对并行贬责而优化的块来提升性能。
VISC 的上风
据称，VISC RISC-V 贬责器可将凡俗用于东说念主工智能和机器学习以过头他高度复杂的数学运算（如密码学和编解码器）的算法末端提升高达 100 倍。它依靠单发出多重实行架构和内存高效的 64 x 128 深字节可打听寄存器来镌汰功耗。该系统将算法理会为不错并行实行的更小的部分，而不会出现并行贬责中往往出现的同步问题。通过这么作念，大型筹算不错破耗更少的时候并浪掷更少的电量。
FPGA 和 ASIC 中的 VISC
开采东说念主员将 CPU 内核添加到 FPGA 和 ASIC 芯片中仍是有一段时候了，其中 Arm 内核是最受接待的内核之一。然则，依赖 Arm 的 FPGA 和 ASIC 开采东说念主员却受到 Arm 家具发布速率的影响。由于 RISC-V 是开源的且顺应性强，因此关于念念要更快地推动 SoC 家具的开采东说念主员来说，它是一种流行的替代有筹谋。跟着东说念主工智能席卷人人，FPGA 和 ASIC 建设开采东说念主员仍是迫不足待，外汇开户这便是 Red Semiconductor 的用武之地。
Red Semiconductor 于 2021 年推出，紧随 RISC-V 和 AI 潮水。在 ChipStart 英国孵化器的赞成下，Red Semiconductor 独创东说念主看到了 FPGA 和 ASIC 开采东说念主员对边际 AI 筹算以及更生动的 AI 选项日益增长的需求。VISC 便是他们的谜底。
Red Semiconductor和人人筹算挑战。
VISC 为需要 RISC 性能和生动性的 FPGA 和 ASIC 带来了加快的 AI 功能。看成 IP 想象，它既不错用作添加到 FPGA 建立中的软贬责器内核，也不错用作 ASIC 中的硬硅。看成 RISC-V 的增强，VISC 为 FPGA、ASIC 和 SoC 畛域带来了优化的东说念主工智能和重型数学筹算功能。
VISC 走向推行宇宙
如若说 2023 年是基于云的生成东说念主工智能年，那么 2024 年将是边际东说念主工智能年。然则，该技能需要良友建设提供更多电量。汽车、智高手机、医疗建设、工业罢休和其他现场家具需要贬责、诠释、作念出决策和继承活动，而无需花时候将数据路由到云表或从云表路由数据。
VISC 为开采东说念主员提供了将高度 AI 优化的 RISC-V 添加到其边际建设的选项，同期在功耗和老本预算上保抓保守。
英文原文
https://www.allaboutcircuits.com/news/visc-new-coprocessing-riscv-architecture-ai-efficiency/
点这里加保重，锁定更多原创本色
*免责声明：本文由作家原创。著作本色系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或赞成，如若有任何异议，接待干系半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3735期本色，接待保重。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
可爱咱们的本色就点“在看”共享给小伙伴哦